At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.

Mixed

Signal Systems and Verification Engineer II At Cadence, we hire and develop leaders and innovators who want to make a meaningful impact on the future of technology.

Our teams work on the worlds most advanced designs, enabling breakthroughs from highperformance computing to artificial intelligence and machine learning.

The Mixed

Signal Verification Team is seeking a Mixed

Signal Systems and Verification Engineer II to contribute to the verification of complex digital and mixedsignal designs.

In this highly visible role, you will collaborate closely with analog, digital, and systems teams and play a critical role in delivering highquality silicon to market.

Cadence fosters a highperformance culture that values creativity, innovation, and technical excellence.

You will work alongside some of the brightest engineers in the industry while solving problems that matter.

Cadence has been recognized globally as a Great Place to Work and has been named one of the Fortune 100 Best Companies to Work For multiple times.

Responsibilities Be part of a handson development team that promotes engineering excellence, creativity, and innovation.

Develop accurate, simulationefficient analog and mixedsignal behavioral models (RNM) in System

Verilog.

Verify that behavioral models accurately represent analog schematics and design intent.

Integrate analog behavioral models with RTL environments.

Verify analog and mixedsignal functionality against specifications using: System

Verilog testbenches Test scenarios Assertions, including Analog Assertion

Based Verification Support verification of blocks such as filters, ADC/DAC, VCO, A/DPLL, Ser

Des, LNA, mixers, and related AMS IP.

Debug verification failures across analog, digital, and mixedsignal domains.

Develop and maintain verification infrastructure including testbenches, environments, and scripts.

Document modeling assumptions, verification methodology, and results for formal design and verification reviews.

Collaborate crossfunctionally with design, systems, and IP teams to understand constraints and ensure verification coverage.

Required Qualifications 02+ years of experience working in digital, analog, or mixedsignal design and verification environments.

Bachelors degree in Electrical Engineering or related field .

Strong understanding of System

Verilog and mixedsignal verification concepts.

Experience or coursework in realnumber modeling (RNM) including: wreal UDN / UDT / UDR VerilogAMS Basic understanding of analog and mixedsignal blocks such as ADCs, DACs, PLLs, Ser

Des, RF or signalprocessing components.





Familiarity with Cadence Virtuoso Schematic Composer and ADE.

Strong written and verbal communication skills with the ability to work across teams.

Comfortable working in a fastpaced, collaborative development setting.

Preferred Qualifications Experience developing verification infrastructure (testbenches, environments, automation).

Experience scripting verification and design automation flows using Python or Perl.

Experience with lowpower architectures.

Exposure to System

Verilog UVM methodologies.

Experience with FPGA prototyping.

Familiarity with industry standards such as PCIe, USB, DDR, or similar.

Knowledge of mixedsignal Cadence tools and mixedsignal verification methodologies.

Exposure to hardware acceleration platforms such as Palladium or Protium.

Experience with revision control systems (e.g., SOS, SVN).

Ingnieur(e) systmes et vrification en signaux mixtes II Chez Cadence, nous recrutons et dveloppons des leaders et des innovateurs qui souhaitent avoir un impact significatif sur lavenir de la technologie.

Nos quipes travaillent sur les conceptions les plus avances au monde, permettant des perces allant du calcul haute performance lintelligence artificielle et lapprentissage machine.

Lquipe de vrification en signaux mixtes recherche un(e) Ingnieur(e) systmes et vrification en signaux mixtes II afin de contribuer la vrification de circuits numriques et mixtes complexes.

Dans ce rle trs critique, vous collaborerez troitement avec les quipes analogiques, numriques et systmes, et jouerez un rle cl dans la mise sur le march de circuits intgrs de haute qualit.

Cadence favorise une culture de haute performance qui valorise la crativit, linnovation et lexcellence technique.

Vous travaillerez aux cts de certains des ingnieurs les plus talentueux de lindustrie tout en rsolvant des problmes qui comptent rellement.

Cadence est reconnue mondialement comme un excellent milieu de travail et a t nomme plusieurs reprises parmi les 100 meilleures entreprises o travailler selon le classement Fortune.

Responsabilits Faire partie dune quipe de dveloppement multidisciplinaire qui favorise lexcellence en ingnierie, la crativit et linnovation.

Dvelopper des modles numriques de circuits analogiques et en signaux mixtes prcis et efficaces en simulation (RNM) en System

Verilog.





Vrifier que les modles numriques reprsentent fidlement les schmas analogiques et lintention de conception.

Intgrer des modles numriques analogiques dans des environnements RTL.

Vrifier les fonctionnalits analogiques et en signaux mixtes par rapport aux spcifications laide de: Bancs de test System

Verilog

Scnarios de test

Assertions, y compris la vrification base sur des assertions analogiques Soutenir la vrification de blocs tels que filtres, ADC/DAC, VCO, A/DPLL, Ser

Des, LNA, multiplexeurs, et autres IP AMS connexes.

Dboguer les problmes de vrification dans les domaines analogique, numrique et mixte.

Dvelopper et maintenir linfrastructure de vrification, y compris les bancs de test, les environnements et les scripts.

Documenter les hypothses de modlisation, la mthodologie de vrification et les rsultats pour les revues formelles de conception et de vrification.

Collaborer de manire interfonctionnelle avec les quipes de conception, systmes et IP afin de comprendre les contraintes et dassurer une couverture de vrification adquate.

Qualifications requises 0 2+ annes dexprience en conception et/ou vrification numrique, analogique ou en signaux mixtes.

Baccalaurat en gnie lectrique ou dans un domaine connexe (Matrise ou doctorat en gnie lectrique prfr).

Solide comprhension de System

Verilog et des concepts de vrification en signaux mixtes.

Exprience ou formation acadmique en modlisation nombres rels (RNM), incluant :wrealUDN / UDT / UDRVerilogAMS Comprhension de base des blocs analogiques et en signaux mixtes tels que ADC, DAC, PLL, Ser

Des, RF ou composants de traitement du signal.

Familiarit avec Cadence Virtuoso Schematic Composer et ADE.

Excellentes comptences en communication crite et orale, avec la capacit de travailler en quipe. laise dans un environnement de dveloppement collaboratif et dynamique.

Qualifications souhaites Exprience dans le dveloppement dinfrastructures de vrification (bancs de test, environnements, automatisation).

Exprience en scripts pour les flux de vrification et dautomatisation de la conception (Python ou Perl).

Exprience avec des architectures lectronique de basse consommation.

Connaissance des mthodologies UVM en System

Verilog.

Exprience en prototypage FPGA.

Familiarit avec des normes industrielles telles que PCIe, USB, DDR ou quivalentes.

Connaissance des outils Cadence pour les signaux mixtes et des mthodologies de vrification associes.

Exposition des plateformes dacclration matrielle telles que Palladium ou Protium.

Exprience avec des systmes de gestion de versions (p. ex. SOS, SVN, GIT).

Were doing work that matters.

Help us solve what others cant.

📌 Mixed Signal Systems and Verification Engineer I (Montreal)
🏢 Cadence Design Systems
📍 Montreal