Description: Cadence Design Systems est la recherche de candidats dexcellence pour joindre une quipe exprimente et dynamique dingnieurs en charge du dveloppement dIP au service des standards de lindustrie.

Le candidat slectionn aura la charge de la vrification de modules numriques RTL et du dveloppement de modules de vrification rutilisables.

Le candidat sera aussi amen contribuer toutes les phases du processus de vrification: laboration du plan de vrification, codage des points de couverture, gnration de stimuli et analyse de couverture.

Le candidat devra possder des connaissances de base des mthodes de design et de vrification des composantes numriques.

Le candidat devra tre autonome, dynamique et dmontrer de trs bonnes qualits de communication.

Le groupe de design IP est une quipe multidisciplinaire compose dingnieurs provenant de divers sites travers le monde.

Faisant parti du groupe de vrification, le candidat sera amen collaborer avec diverses disciplines et phases de la ralisation complte dIP matriel: design numrique et analogique, design physique, production, etc.

Le groupe de design IP est une organisation grandissante.

Le catalogue complet se trouve au site suivant: .

Exprience minimum: Baccalaurat en Ingnierie lectrique, sciences appliques ou domaine connexe.

Comprhension des principes de base de la vrification de composantes numriques.

Comprhension de base de la vrification bases sur les mtriques (Metric Driven Verification).

Connaissance des Mthodes de Vrification Universelles (UVM).

Connaissance du langage dassertions System

Verilog (SVAs).

Comprhension de base du flot de design numrique.

Capable de communiquer en anglais.

Exprience recherche: Matrise en gnie lectrique, sciences appliques ou domaine connexe.





Exprience avec le langage de vrification System

Verilog UVM.

Exprience avec diffrents langages de script tel que Python, Perl, Ruby, etc.

Connaissance de base des protocoles de transfert de donnes tel que PCIe, USB, SATA, Ethernet, Display Port, HDMI.

Connaissance de base des techniques de vrification formelle.

Connaissance de base des composantes mixtes (analogiques/numriques).

Cadence est une employeuse qui souscrit lgalit des chances et qui sengage embaucher une main-doeuvre diversifie.

The annual salary range for MOUNT-ROYAL 01 (Montreal)is 89,600.00 - 166,400.00 CAD Annual CAD Annual.

You may also be eligible to receive incentive compensation: bonus, equity, and benefits.

Please note that the salary range is a guideline and compensation may vary based on factors such as qualifications, skill level, competencies and work location.

Our benefits programs include: paid vacation and holidays, leave of absence programs, Registered Retirement Savings Plan (RRSP), Tax Free Savings (TFSA) plan for post-tax investment savings, Employee Stock Purchase Plan, group health coverage that includes dental, vision and Emotional Wellbeing Support (EAP) perks for you and your eligible dependents.

Cadence also offers employee and dependent Life insurance, and short-term and long-term disability.

In addition, Cadence provides Global Travel Medical coverage, Business Travel Accident Insurance, and a funded Lifestyle Spending Account (LSA).

Were doing work that matters.

Help us solve what others cant.

We welcome applications from candidates with disabilities and in equity seeking groups.

If you have accessibility needs during the application and interview process, we encourage you to make your needs known.

📌 Lead Digital Verification Engineer (Montreal)
🏢 Cadence Design Systems
📍 Montreal